Un analyseur logique est un instrument de test électronique spécialement conçu pour capturer, analyser et afficher des signaux numériques. Contrairement aux Oscilloscopes qui traitent principalement des signaux analogiques, les ingénieurs sont aidés à localiser rapidement les erreurs de synchronisation, les violations de protocole ou les défaillances logiques dans les circuits numériques en convertissant les signaux électriques en séquences logiques de niveau haut / bas (0 / 1). Voici une analyse détaillée de ses fonctionnalités de base, de son fonctionnement et de ses scénarios d'application:

I. fonction de base: le "balayage holographique" du signal numérique

Capture synchrone multicanal: peut surveiller simultanément des dizaines, voire des centaines de signaux numériques (tels que le bus de données 32 bits, le bus d'adresse, les signaux de commande) et s'assurer que tous les instants d'échantillonnage du canal sont strictement synchronisés (erreur généralement inférieure à 1 NS).

Décodage de protocole et analyse de bus: moteur de décodage intégré aux protocoles numériques courants, capable de convertir des flux de données binaires en formats lisibles (caractères ASCII, adresses de registre, valeurs de données, etc.).

Détection des violations temporelles: détecte automatiquement les violations de l'heure d'établissement (Setup time), de l'heure de maintien (Hold time) dans les signaux numériques ou les anomalies telles que glitch, race condition, etc.

Analyse de la machine d'état par rapport à la couverture de code: vérifiez que la logique de conception répond aux attentes en enregistrant la séquence de changement d'état du signal numérique et en inversant le comportement de la machine d'état du matériel ou du logiciel.

II. Principe de fonctionnement de l'Analyseur logique: conversion du signal à la logique

Comparaison de seuil: compare la tension analogique à l'entrée à un seuil de niveau logique prédéterminé, tel que 0,8 V / 2,4 V pour le niveau TTL, avec un niveau de sortie haut (1) ou Bas (0).

Maintien de l'échantillonnage: discrétiser le signal à une fréquence d'échantillonnage prédéfinie, par exemple 100 MS / s, en enregistrant la valeur logique de chaque point d'échantillonnage.

Mémoire tampon: Déposez les données échantillonnées dans une mémoire tampon en anneau ou FIFO qui prend en charge le stockage en profondeur (par exemple, échantillons / canaux 1m) pour capturer des événements de longue durée.

Conditions de déclenchement: prise en charge des déclencheurs de bordure (front montant / Front descendant), des déclencheurs de mot (modes logiques spécifiques tels que 0x55aa), des déclencheurs de séquence (combinaisons Multi - conditionnelles), etc.

Position de déclenchement: le point de déclenchement peut être réglé au début, au milieu ou à la fin des données échantillonnées, localisant de manière flexible le moment où l'événement se produit.

Vue en forme d'onde: avec l'axe des temps comme axe transversal, montrant les variations des valeurs logiques de chaque canal (1 pour le niveau haut et 0 pour le niveau bas).

Vue liste: répertorie l'état logique de tous les canaux par horodatage, ce qui facilite l'analyse ligne par ligne des relations temporelles.

Vue de décodage de bus: combine les signaux multiplex en données de bus et superpose les résultats de la résolution de protocole (tels que les bits de début, les bits de données, les bits d'arrêt de l'UART).